Ultra-wide voltage range 32-bit RISC CPU with timing-error prevention in 28nm CMOS

Markus Hiienkari, Jukka Teittinen, Lauri Koskinen, Matthew Turnquist, Mikko Kaltiokallio, Jani Makipaa, Arto Rantala, Matti Sopanen

    Tutkimustuotos: Artikkeli kirjassa/konferenssijulkaisussaConference contributionScientificvertaisarvioitu

    1 Sitaatiot (Scopus)

    Abstrakti

    To minimize energy consumption of a digital circuit, logic can be operated at sub- or near-threshold voltage. Operation at this region is challenging due to device and environment variations, and resulting performance may not be adequate to all applications. This paper presents an ASIC implementation of a 32-bit RISC CPU in 28nm CMOS with wide range of adjustable voltage/frequency from 250mV/85kHz to 750mV/135MHz. The CPU employs timing-error prevention with clock stretching to enable operation with minimal safety margins while maximizing energy efficiency at a given operating point. Measurements show 3.15pJ/cyc energy consumption at 400mV, which corresponds to 39% energy savings and 83% EDP improvement compared to operation based on static signoff timing.

    AlkuperäiskieliEnglanti
    Otsikko2014 SOI-3D-Subthreshold Microelectronics Technology Unified Conference, S3S 2014
    KustantajaIEEE
    ISBN (elektroninen)978-1-4799-7439-9
    DOI - pysyväislinkit
    TilaJulkaistu - 30 tammikuuta 2014
    OKM-julkaisutyyppiA4 Artikkeli konferenssijulkaisuussa
    TapahtumaIEEE SOI-3D-Subthreshold Microelectronics Technology Unified Conference - Millbrae, Yhdysvallat
    Kesto: 6 lokakuuta 20149 lokakuuta 2014
    http://s3sconference.org/

    Conference

    ConferenceIEEE SOI-3D-Subthreshold Microelectronics Technology Unified Conference
    LyhennettäS3S
    MaaYhdysvallat
    KaupunkiMillbrae
    Ajanjakso06/10/201409/10/2014
    www-osoite

    Sormenjälki Sukella tutkimusaiheisiin 'Ultra-wide voltage range 32-bit RISC CPU with timing-error prevention in 28nm CMOS'. Ne muodostavat yhdessä ainutlaatuisen sormenjäljen.

    Siteeraa tätä