Systolic Array for Binary Multiplier

Ling Wang, I. Hartimo

Tutkimustuotos: Artikkeli kirjassa/konferenssijulkaisussaConference contributionScientificvertaisarvioitu

AlkuperäiskieliEnglanti
OtsikkoInt. Symposium on Speech, Image & Neural Networks, Hong Kong, April 13-16, 1994
ToimittajatIEEE Hong Kong Chapter of Signal Processing
JulkaisupaikkaHong Kong
Sivut745-748
TilaJulkaistu - 1994
OKM-julkaisutyyppiA4 Artikkeli konferenssijulkaisuussa

Tutkimusalat

  • binary multiplier
  • systolic architecture

Siteeraa tätä

Wang, L., & Hartimo, I. (1994). Systolic Array for Binary Multiplier. teoksessa IEEE. Hong Kong Chapter of Signal Processing (Toimittaja), Int. Symposium on Speech, Image & Neural Networks, Hong Kong, April 13-16, 1994 (Sivut 745-748).