Steady-State Time-Domain Analysis Method with Variable Time Step Integration

H. Jokinen, M. Valtonen

    Tutkimustuotos: Artikkeli kirjassa/konferenssijulkaisussaConference contributionScientificvertaisarvioitu

    1 Sitaatiot (Scopus)
    AlkuperäiskieliEnglanti
    OtsikkoICECS'96, Rhodos 13-17.10.1996
    JulkaisupaikkaRhodos
    Sivut1139-1142
    TilaJulkaistu - 1996
    OKM-julkaisutyyppiA4 Artikkeli konferenssijulkaisuussa

    Tutkimusalat

    • APLAC
    • circuit simulation
    • steady-state analysis method

    Siteeraa tätä