Nonmonotone Norm-Reduction Method in Numerical Circuit Analysis

M. Honkala

    Tutkimustuotos: TyöpaperiWorking paperProfessional

    AlkuperäiskieliEnglanti
    JulkaisupaikkaEspoo
    Sivut8
    TilaJulkaistu - 2002
    OKM-julkaisutyyppiD4 Julkaistu kehittämis- tai tutkimusraportti taikka -selvitys

    Julkaisusarja

    NimiCircuit Theory Laboratory Report Series
    KustantajaHelsinki University of Technology, Circuit Theory Laboratory
    NumeroCT-46
    ISSN (painettu)1455-9757

    Tutkimusalat

    • APLAC
    • circuit simulation
    • convergence
    • dc analysis
    • nonmonotone norm reduction
    • norm reduction

    Siteeraa tätä